נכון לעכשיו, ערכות שבבים מובילות מיוצרות בתהליך 10nm. סמסונג הייתה בין המובילות בהשגת יעד זה. ככל שגודל התהליך קטן יותר, כך הופכים השבבים הללו לחזקים יותר וחסכוניים יותר באנרגיה, כאשר ניתן להציב עליהם יותר טרנזיסטורים. זה קשור לחוק מור, שהגה מייסד שותף של אינטל, גורדון מור, עוד ב-1965. הוא ציין שמספר הטרנזיסטורים לאינץ' רבוע במעגלים משולבים הוכפל מדי שנתיים.
סמסונג הפיקה מפת דרכים שמראה כיצד היא מתכננת לעבור מתהליך ה-10 ננומטר הנוכחי ל-4 ננומטר. על פי מצגת שהוצגה בפורום Samsung Foundry, הצעד הבא של סמסונג הוא לייצר שבבי 8nm תוך שימוש בתהליך Low Power Plus שלה. תהליך 7nm Lower Power Plus שלו יהיה הראשון להשתמש בליטוגרפיה Extreme Ultra Violet, המשמשת לחריטה של עיצוב המעגל על גבי פרוסת סיליקון. עד שסמסונג תגיע לתהליך Low Power Plus של 6nm שלה, היא תשתמש בפתרון Smart Scaling חדש שיאפשר הטבות בהספק נמוך במיוחד.
משם, סמסונג אומרת שהיא תרד לתהליך 5nm Low Power Plus שלה, ואז למטרה. תהליך 4nm Low Power Plus יהיה הראשון להשתמש בארכיטקטורת מכשירים מהדור הבא בשם Multi Bridge Channel FET. זוהי טכנולוגיית Gate All Around FET של סמסונג שנועדה לעקוף את קנה המידה הפיזי ומגבלות הביצועים של ארכיטקטורת FinFET.
מעבר מ-10 ננומטר ל-4 ננומטר הולך לקחת זמן, ויהיו מכשולים ובעיות בדרך. אבל כשסמסונג ממשיכה לסמן כל תחנה בדרך לשבבי 4nm, הצרכנים יזכו ליהנות מביצועים מהירים יותר מהמכשירים הניידים שלהם גם תוך כדי צריכת פחות אנרגיה.
מקור: סמסונג
