בשבוע שעבר ערכה סמסונג את פורום היציקה השנתי שלה בארה"ב באירוע, החברה חשפה מפת דרכים שלוקחת את טכנולוגיית התהליך שלה ל-7nm Low Power Plus, 5nm Low Power Early ו-3nm Gate-All-Around Early/Plus. תהליך 7nm LPP יהיה הראשון של סמסונג להשתמש בפתרון ליטוגרפיה EUV, ואמור להיות מוכן לייצור במהלך המחצית השנייה של השנה. ייצור המוני של חלקים באמצעות התהליך החדש יתחיל במחצית הראשונה של 2019.זה קורה כאשר המתחרה TSMC תתחיל בייצור המוני של חלקים באמצעות הצומת 7nm+ שלה(גם באמצעות ליטוגרפיה EUV), ולהתחיל בייצור סיכון של הצומת 5nm שלו.
שבבים המבוססים על 5nm LPE של סמסונג יספקו צריכת חשמל נמוכה במיוחד. והשבבים האחרונים שישתמשו ב-FinFET ייוצרו באמצעות תהליך 4nm Low Power Early/Plus. שבבים שנבנו בטכנולוגיית תהליך זו יציגו ביצועים משופרים וגודל תא קטן יותר. השניים יחלו בייצור ב-2019 ו-2020, בהתאמה. מוקדם יותר השנה העברנו דו"ח מקוריאה שאומרסמסונג תייצר את הפלטפורמה הניידת Snapdragon 855 7nm,שלפי הדיווחים יפעיל את סמסונג גלקסי S10 של השנה הבאה.
החל מהצומת 3nm, סמסונג תשתמש בדור הבא משלה של GAA (Gate all-around) בארכיטקטורת MBCFET (FET מרובה-גשרים-ערוציים). ייצור 3nm לא צפוי להתחיל עד 2022. זכור שככל שגודל הצומת קטן יותר, השבבים המיוצרים בתהליך הם חזקים יותר וחסכוניים יותר באנרגיה.
