עם השחרור מחר של האפל אייפון 12, אייפון 12 פרו, ואתiPad Air (2020), צרכנים ברחבי העולם יזכו להתנסות בערכת שבבים 5nm בפעם הראשונה. נבנה על ידי TSMC, בית היציקה העצמאי מספר אחת על פני כדור הארץ, קרן הנעליים A14 Bionic של אפל נושאת 11.8 מיליארד טרנזיסטורים בלתי נתפסים בתוך מעגל משולב. זאת בהשוואה ל-8.5 מיליארד טרנזיסטורים המועסקים ב-A13 Bionic.
TSMC, ASML מסתכלים קדימה לשבבי 3nm ו-2nm
ה-Kirin 9000 של Huawei בנפח 5 ננומטר מניע את סדרת Mate 40, אך בניגוד לאפל, מספר שבבי קירין בגודל 5 ננומטר מוגבל בגלל שינוי כללי משרד המסחר האמריקאי שמונע מבתי יציקה המשתמשים בטכנולוגיה מתוצרת אמריקאית לשלוח אלHuawei. החברה הזמינה 15 מיליון שבבים 5nm אבל קיבלה רק 8.8 מיליון עד שהשינוי הכללי נכנס לדרך באמצע ספטמבר. Huawei לא רק משתמשת בשבב ה-5nm שלה כדי להפעיל את טלפון הדגל החדש שלה, אלא גם משתמשת בו כדי להפעיל תחנות בסיס של רשת 5G וההמשך לטלפון המתקפל שלה (Mate X2). בשנה הבאה סמסונג על פי הדיווחים תשחרר שני שבבי Exynos 5nm ואילו קוואלקום תצטרף למועדון עם Snapdragon 875.
TSMC עובד על צמתי תהליך של 3nm ו-2nm
אבל לחברות כמו TSMC וסמסונג אפילו לא יהיה זמן לטפוח לעצמן על השכם על רכיבי ה-5nm שלהן. הסיבה לכך היא ששתי בתי היציקה כבר עובדים על צומת התהליך של 3nm. עוד בשנת 1965, מייסד שותף של אינטל, גורדון מור, הבחין כי צפיפות הטרנזיסטור בשבב הוכפלה מדי שנה. מאוחר יותר הוא תיקן את זה להכפלת צפיפות הטרנזיסטור כל שנה אחרת. אז זה משאיר מעט זמן לחגוג.
אחד הכלים שפותחו כדי לשמור על חוק מור בחיים הוא ליתוגרפיה אולטרה סגולה קיצונית (EUV). ליטוגרפיה משמשת להדפסת מעגלים על פרוסות סיליקון דקות. כשחושבים על הגודל של ערכת שבבים ומיליארדי הטרנזיסטורים שצריך למקם בתוכה, אפשר להבין שצריך לעשות סימנים דקים במיוחד בתוך שבב. EUV משתמש בקרני אולטרה סגול כדי לאפשר זאת. הצומת N5 ש-TSMC עובד איתו יכול להשתמש ב-5nm עבור עד 14 שכבות. צומת התהליך של 3nm יכול לספק עד 15% עלייה בהספק באותה ספירת טרנזיסטורים כמו 5nm, ועד הפחתה של 30% בצריכת החשמל (באותן מהירויות שעון ומורכבות).
חברת הליטוגרפיה ההולנדית ASML אומרת שב-3 ננומטר, ניתן להשתמש בליתוגרפיה על יותר מ-20 שכבות. פיטר וונינק, מנכ"ל ASML, אומר כי "אני חושב שב-N5 בלוגיקה אנחנו מעל 10 שכבות וב-N3 נהיה יותר מ-20 ולמעשה אנחנו רואים את זה מתגנב. זה רק עובדה שהוא נותן כל כך הרבה יותר יתרון ללכת לדפוס יחיד ולהסיר את אסטרטגיות ה-DUV הרב-דפוסיות הללו (Deep ultraviolet), וזה נכון גם עבור DRAM." כאשר חשיפה ליטוגרפית יחידה אינה מייצרת הדפסה ברזולוציה חדה, נעשה שימוש בחשיפה של דפוסים כפולים. יצרני שבבי זיכרון (RAM ו-NAND) מסתמכים על תהליך זה.
TSMC מתכננת להשתמש בטרנזיסטורי FinFET עבור מצב ה-3nm שלה לפני המעבר ל-GAAFET (שער מסביב) עבור שבבים של 2nm. שלא כמו FinFET, שאינו מקיף ערוץ מכל הצדדים, GAA מקיף ערוץ באמצעות שער. השיטה האחרונה הופכת את דליפת הזרם לכמעט זניחה.
פיטר וונינק, מנכ"ל ASML, אומר שהחברה חייבת לציית לכללי משרד המסחר האמריקאי בכל הנוגע למשלוח מערכות ליתוגרפיה לבתי יציקה סיניות כמו SMIC. המנהל אמר, "ASML דורשת רישיון יצוא ארה"ב עבור מערכות או חלקים הנשלחים ישירות מארה"ב ללקוחות המושפעים מהכללים. למרות שאין זו מדיניות להגיב על לקוחות בודדים, אנו שואפים לשרת ולתמוך בכל שלנו לקוחות ברחבי העולם כמיטב יכולתנו, תוך שהם, כמובן, ציות לחוקים ולתקנות שנקבעו על ידי תחומי השיפוט שבהם אנו פועלים SMIC היא בית היציקה הגדול ביותר בסין וכיום היא עובדת על א צומת תהליך של 7 ננומטר, בעוד שהייצור החדיש ביותר שלו נעשה ב-14 ננומטר SMIC זקוק למכונות ליטוגרפיה מתקדמות יותר, אך הוא מעוכב כעת על ידי שינוי הכללים של משרד המסחר האמריקאי.
